manual DL401 von walter, physikalisches institut, universit?t heidelberg, 2 7 . 0 1 . 9 9 seite: 1 DL401 100 mhz fadc 1. funktion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 1.1. bersicht . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 1.1.1. anwendung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 1.1.2. daten . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 1.1.3. besonderheiten . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 1.1.4. aufbau . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 1.1.5. stromversorgung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 1.2. blockdiagramm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 1.3. funktionsbeschreibung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 1.4. steckerbelegungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 1.4.1. p1-vme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 1.4.2. p2-vme32/vxi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 1.4.3. dl400c . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 2. betrieb . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 2.1. konfigurierung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 2.1.1. jumper . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 2.1.2. short-adresse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 2.1.3. interne/externe clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 2.1.4. lineare/nichtlineare kennlinie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 2.2. bedienung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 2.2.1. eingangssignale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 2.2.2. steuerung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 2.3. programmierung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 2.3.1. reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 2.3.2. initialisierung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 2.3.3. speicheraufteilung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 2.3.4. speicheraufteilung DL401z . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 2.3.5. serial dac programmierung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
manual DL401 von walter, physikalisches institut, universit?t heidelberg, 2 7 . 0 1 . 9 9 seite: 2 1. f unktion 1.1. bersicht 1.1.1. anwendung driftkammern, transient recording 1.1.2. daten parameter wert kanalzahl 4 abtastrate / kanal 100 mhz speichertiefe 1024 samples amplitudenaufl?sung linear 8 bit amplitudenaufl?sung nichtlinear 10 bit eingangsempfindlichkeit (im unteren bereich) 195 m v/lsb verst?rkung (anpa?verst?rker) 10 pedestal korrektur 6 bit 1.1.3. besonderheiten - commonstart - commonstop, addresscounter lesbar - autostop bei memory overflow - start und stop per software - run und eoc (endofconversion) per software lesbar - multiple event speicherung - auslese wahlfrei - 100 mhz quartzclock wahlweise 1.1.4. aufbau dl400 application-module, vme-doppeleuropa, breite 3te, h?he 6he 1.1.5. stromversorgung spannung strom leistung +5v .45 a 2.15 w -5.2v 4.6 a 24 w +12v 0.125 a 1.5 w -12v 25 ma .3 w gesamt 28.05 w
manual DL401 von walter, physikalisches institut, universit?t heidelberg, 2 7 . 0 1 . 9 9 seite: 3 1.2. blockdiagramm 1.3. funktionsbeschreibung von einem frontstecker werden die differentiellen analogsignale von 4 kan?len ber anpa?verst?rker um den faktor 10 verst?rkt und k?nnen fr eine optimale ausnutzung des dynamischen bereichs im pedestal verschoben werden. die pedestalwerte werden fr alle kan?le unabh?ngig in einem 4 kanal dac mit 6 bit aufl?sung erzeugt. die amplitudenaufl?sung der nachfolgenden fadcs betr?gt 8 bits. durch ein vorgeschaltetes netzwerk (nl) kann der dynamische bereich um den faktor 4 erweitert werden, so da? eine nichtlineare bertragungsfunktion mit einer effektiven amplitudenaufl?sung von 10 bits (im unteren bereich) erreicht wird. das gate-signal ber einen frontstecker, bzw. ber software gesetzt, bestimmt beginn und ende der aufzeichnung. auf jeden convert-impuls werden die momentanen analogwerte an allen 4 kan?len gleichzeitig digitalisiert und anschlie?end in die speicher eingeschrieben. der impuls kann wiederum von der frontplatte oder per software generiert werden. als quelle kann auch ein 100 mhz quartzoszillator auf dem board verwendet werden. nach dem einschreiben wird der adressz?hler um 1 erh?ht. in der betriebsart 'autostop' wird bei einem berlauf des z?hlers (>1023) die aufzeichnung gestoppt, im anderen modus (commonstop) beginnt die aufzeichnung immer wieder bei 0! die digitalisierung wird normalerweise durch wegnahme des gate-signals beendet. zu diesem zeitpunkt wird ein bit gesetzt und das modul generiert (falls erm?glicht) einen interrupt. der addresscounter wird dann gegebenenfalls ausgelesen und das wahlfreie auslesen der daten kann erfolgen. falls die tiefe der memories dies erlaubt kann nach einem stop auch die wiederaufnahme der aufzeichnung ohne zwischenauslese erfolgen (multi event storage). bei einem reset wird der addresscounter auf 0 gesetzt.
manual DL401 von walter, physikalisches institut, universit?t heidelberg, 2 7 . 0 1 . 9 9 seite: 4 1.4. steckerbelegungen 1.4.1. p1-vme 1.4.2. p2-vme32/vxi
manual DL401 von walter, physikalisches institut, universit?t heidelberg, 2 7 . 0 1 . 9 9 seite: 5 1.4.3. dl400c
manual DL401 von walter, physikalisches institut, universit?t heidelberg, 2 7 . 0 1 . 9 9 seite: 6 2. b etrieb 2.1. konfigurierung 2.1.1. jumper j1 j2 j3 j4 delay betriebsart jumper bemerkung internal clock j3,/j4 quartz clock external clock j4,/j3 nim-input delay delay do not change debug j1, j2 do not change 2.1.2. short-adresse um das modul im short-adressraum von vme ansprechen zu k?nnen, mu? die gewnschte adresse des moduls mit den rotary-hex-schaltern auf der dl400 basisplatine eingestellt werden (siehe weiter unter 2.3. programmierung). 2.1.3. interne/externe clock falls die interne clock mit 100 mhz benutzt werden soll, mu? internal clock gesetzt werden. 2.1.4. nichtlineare/lineare kennlinie bei nichtlinearer eingangsbeschaltung der fadcs ist der zusammenhang zwischen dem fadc-code (c) und der eingangsspannung (u i ) am modul nach folgender formel gegeben: u i = c 256 - a * c * u o / k; k (=10) kennzeichnet die verst?rkung des anpa?verst?rkers. a (=0.75) ist der expansionsfaktor. u o (=0.5v) ist die referenzspannung bei u i =0; achtung: bei linearer eingangsbeschaltung des fadc mssen die widerst?nde r79r82 (=15.4 w ) unter den fadc chips entfernt werden (a=0, u o = 2v).
manual DL401 von walter, physikalisches institut, universit?t heidelberg, 2 7 . 0 1 . 9 9 seite: 7 2.2. bedienung 2.2.1. eingangssignale die analogen signale fr 4 kan?le werden als differentielle signale von der frontseite zugefhrt. die eingangsimpedanz zwischen den eingangspins cn betr?gt 100 w . die spannung fr vollaussteuerung betr?gt 160mv . 2.2.2. steuerung zur externen steuerung dienen im wesentlichen die 2 nim-signale gate und convert: ? convert: dieses signal stellt die clock fr die konvertierung dar. ? gate: dieses signal bestimmt die dauer der konvertierung.
manual DL401 von walter, physikalisches institut, universit?t heidelberg, 2 7 . 0 1 . 9 9 seite: 8 2.3. programmierung ber dl400 das modul ist ohne programmierung zun?chst nur im short -addressbereich (am=$2d oder $29) ansprechbar. die bezeichnung "ss" in den folgenden adressangaben steht fr die einstellung der hex-schalter! 2.3.1. reset write: short.$ss20 reset d31 d15 d0 highword lowword longword 2.3.2. initialisierung fr die festlegung der standard-basisadresse des moduls, der modulgr??e, der gewnschten addressmodifier und der parameter fr einen interrupt mssen verschiedene register (im short- bereich) auf der dl400 basisplatine geladen werden! write: short.$ss50 d0d15: address std-baseaddress short.$ss60 d0d3: mask d8d13: am d15: enable mask for submodule size address modifier enable std-access short.$ss70 (auch read) d0d7: intvector d8d10: intprio d11: intmode interrupt vector interrupt priority (0=disable) 0=rora, 1=roac d31 d15 d0 highword lowword longword festlegung der modulgr??e: modulesize mask 64kb $0 128kb $1 256kb $3 512kb $7 1mb $f achtung: ? d0d3 in address mu? genauso wie d0d3 in mask gesetzt werden! ? d8d15 in address bei standard -zugriff auf high setzen!
manual DL401 von walter, physikalisches institut, universit?t heidelberg, 2 7 . 0 1 . 9 9 seite: 9 2.3.3. speicheraufteilung read: short.$ss00 convert convert do internal convert short.$ss70 d12: run d13: interrupt d14: dacread test run test interrupt flag read serial dac short.$ss90 d16d25: counter read address counter std.$raddr ch3 ch2 ch1 ch0 sample 0 ch3 ch2 ch1 ch0 sample 1023 write: short.$ss00 clearinterrupt clearinterrupt clear interrupt flag short.$ss10 d0: dacwrite shift dac and serial write short.$ss20 reset reset module reset short.$ss70 d12: internal d13: gate /d14: dacenable d15: autostop set internal mode set internal gate enable serial dac enable autostop d31 d15 d0 highword lowword longword 2.3.4. speicheraufteilung DL401z read: short.$ss90 d0d15: counter read address counter std.$raddr ch1 ch0 digital sample 0 ch1 ch0 digital sample 32k d31 d15 d0 highword lowword longword 2.3.5. serial dac programmierung fr die volle ausnutzung der dynamik kann von jedem kanal die schwelle unabh?ngig calibriert werden. zu diesem zweck wird ein 4 kanal dac mit 6 bit amplitudenaufl?sung programmiert. bei einer eingangsspannung von 0v am fadc ergeben sich etwa folgende werte: dac=0 : fadc pedestal < 0 dac ? 25 : fadc pedestal ? 0 dac=63 : fadc pedestal ? 50 die dacs mssen seriell gelesen bzw. beschrieben werden. die reihenfolge fr die datenbits ist von d5 nach d0 ber kanal 3 nach kanal 0 ! schema fr lesen (und setzen) der dacs: 1) enable dac 2) for channelnr:=3 downto 0 do for databit:=5 downto 0 do read bit at d14 of dacread write bit at d0 to dacwrite 3) disable dac
|
